or1 [Computer Architecture] (4-3) RISC-V Arithmetic / Logical Operation RISC-V에서는 Arithmetic/Logical Operation을 지원하는 Instruction이 존재한다. 아래와 같이 RV64I BASE INTEGER Instruction에서 Arithmetic 동작은 아래와 같이 addition/substraction 동작을 수행한다. 기본적으로 각 Instruction은 하나의 동작만 수행하도록 되어있다. 그리고 아래와 같이 각 동작들은 1개의 destination register와 2개의 source register로 구성되어 있다.Register의 주소를 나타내므로 register 개수만큼 표현할 수 있는 bit이 필요하다. RISC-V는 32개의 Register를 가지고 있으므로 5-bit으로 충분히 표현 가능하다. 이렇듯 Register로 표현하면.. 2024. 4. 27. 이전 1 다음